PLA(Programmable Logic Array)( PLD(Programmable Logic Device))について
内部の論理回路の構造を再構成できる半導体チップの総称。通常のICチップは内部の回路構成を製造後に変更することはできないが、これは回路の設計情報を外部から送信して書き換えることができる。

出荷時には内部に特定の回路構造が作り込まれておらず、利用者側（チップを組み込んだ機器の開発者など）で外部から特定のデータ形式で記述された設計データを送り込むと特定の機能を発揮するようになる。回路情報は消去と再書き込みを何度も繰り返すことができる。

回路規模が数 百ゲート程度かそれ以下… PAL(Programmable Array Logic)、 GAL(Generic Array Logic)→これらのことを SPLD(Simple PLD)という
回路規模が数 千ゲート程度… CPLD(Complex PLD)
回路規模が数 万ゲート程度… FPGA(Field Programmable Gate Array)

PLAとPLDの違い
PLA…入出力の論理関係をプログラム可能な論理デバイス
PLD…PLAよりも高度な機能を持っている

PLA(PLD)を用いる論理回路の設計

	特定向け専用IC (カスタムIC)	PLD
設計製作時間	長い	短い(即応可)
回路冗長性	最適設計	大きい
UPDATE	不可	可能
コスト	高価	安価
生産性	大量	少量、個別
回路規模	MSI LSI	SPLD CPLD FPGA

(補足)
MSI…(Medium Scale IC) 中規模IC
LSI…(Large Scale IC) 大規模IC

ASICについて
半導体集積回路(IC)の分類の一つで、ある特定の機器や用途のために、必要な機能を組み合わせて設計、製造されるもの。種類は大きく分けて、ゼロから論理回路を作りこんでいく「 フルカスタムIC」と、基本的な回路や機能ブロックなどを組み合わせて設計を行う「 セミカスタムIC」がある。

ASIC、FPGA、CPLDの違い

比較項目・違い	ASIC	FPGA	CPLD
単価	◎	△	○
開発費	△	◎	◎
消費電力	◎	△	○
熱対策	◎	△	○
ゲート規模	○	◎	○
メモリ容量	○	◎	○
速度	◎	◎	△
設計方法	○	◎	◎
仕様変更	△	◎	◎
製造ターンアラウンドタイム	△	◎	◎
インスタントオン	◎	△	○
小型外形	◎	△	◎

CPLDとFPGA

項目	CPLD	FPGA
論理素子	数百個～数万個	数千個～数千万個
回路の規模	小規模・中規模	大規模
回路の情報	ROMに保存→ 電源を切っても保持	RAMに保存→ 電源を切ると消失

PLAを用いた論理回路の設計手順
① 仕様設計→② HDLコードの記述→③ 論理合成→④ 配置配線→⑤ データ転送
※③…記述したHDLコードからコンピュータによって論理回路を自動的に生成する。

ハードウェア記述言語( HDL)について
PLAに与えるデータを記述するための言語。PLA内に構成する論理回路は、これで書かれたコードに基づいてコンピュータが自動的に生成する。したがって、設計者は、目的とする論理回路の動作をこれで記述すればよい。このため、大規模な論理回路であっても、比較的簡単に設計することができる。
HDLには、 VHDLや Verilog HDLなど、多くの種類の言語がある。

assign… 割りつける

論理合成の後、作成した回路が論理的に正しく動作するかどうかをコンピュータ上のシミュレーションにより確認することがある。これを 論理シミュレーションという。

配置配線の後に、作成した回路がPLA内部で正しく動作するかどうかを、コンピュータ上のシミュレーションにより確認する作業は、 遅延シミュレーションと呼ばれる。これでは、PLAの内部素子の伝搬遅延時間などを考慮した、現実の動作環境により近い条件での検証を行う。

IPコアについて
FPGAにアプリケーションを実装する際に、必要な処理の全てを自分で実装する代わりに利用できる ライブラリのこと。
FPGAやASIC開発の界隈では、既に開発・検証されて流用できる部品をIPコアと呼ぶ。