② 接合形FET

図2は接合形FET の構造図を示したもので、Aの端子を ソースBの端子を ゲートと呼んでいる。

また，Aの端子とドレーン間にできる 電流の通路をチャネルと呼び，
図2は nチャネルのFET である。




(1) 図3は接合形FETの図記号である。
　　図3(a)は pチャネル、図3(b)は nチャネルを表している。


(2) 図4にnチャネル接合形FET の動作を示す。
　　VGS=0Vの場合，空乏層は狭くn 形領域の 電子はドレーンの 正の電圧に引きつけられ，
　　じゅうぶんなドレーン電流IDが流れる。

　　ゲート・ソース間に逆方向電圧 VGSを加え、しだいに大きくしていくと、 空乏層が広がり、
　　IDの流れる チャネルが 狭くなる。
　　VGSをさらに大きくし、IDが流れなくなるときのVGSを ピンチオフ電圧Vpという。